數位IC設計工程師

Company Overview

我們的客戶為專注於 SoC 設計驗證、系統架構優化與 IC 設計技術 的科技公司，致力於透過設計自動化技術提升複雜 SoC 的開發與驗證效率。團隊由具 IC Design、System Architecture 與 Semiconductor 背景的資深技術人才組成，並與台灣 IC 設計及半導體產業客戶合作。 

隨著 AI、ASIC 與複雜 SoC 架構持續發展，公司正擴大 Digital IC Design 團隊，提供工程師參與數位電路設計、系統架構與設計最佳化的機會。 

Job Summary

本職位將參與數位 IC 與 SoC 相關產品開發，從系統規格與功能需求出發，進行數位電路架構設計、RTL Coding、電路最佳化、Synthesis 與設計分析。 

除了完成電路功能，也將針對 Performance、Power、Area（PPA） 進行設計優化，參與 IC 從架構概念走向實際電路實現的核心開發流程。 

Responsibilities

• 參與積體電路產品規劃及新功能開發。 

• 根據系統規格進行數位電路架構與功能設計。 

• 研究與設計數位電路演算法，以滿足系統效能與速度需求。 

• 使用 Hardware Description Language（HDL）進行 RTL 設計與開發。 

• 進行數位電路功能分析、Debug 與設計改善。 

• 執行 Logic Synthesis 與相關設計分析。 

• 針對數位電路進行 Power、Performance、Area 最佳化。 

• 研究低功耗、低電壓及晶片面積縮減相關設計方法。 

• 與 System Architecture、Verification 與其他 IC Design 團隊合作完成產品開發。 

Requirements

• 電機、電子、資訊工程或相關科系大學以上學歷。 

• 具數位邏輯、Digital Circuit 或 Computer Architecture 基礎。 

• 了解 Hardware Description Language 與數位 IC 設計概念。 

• 對 ASIC、SoC、RTL Design 或 Digital IC Design 有高度興趣。 

• 具良好的邏輯分析與問題解決能力。 

• 能閱讀英文技術文件與相關 IC 規格。 

• 歡迎具扎實數位電路基礎之新鮮人，以及已有 Digital IC Design 經驗的工程師加入。 

Preferred Qualifications

• 熟悉 Verilog、SystemVerilog 或 VHDL。 

• 具 RTL Coding、Simulation 或 FPGA／ASIC 專案經驗。 

• 熟悉 ASIC Front-end Design Flow。 

• 具 Logic Synthesis、STA、Lint、CDC 或相關經驗。 

• 熟悉 Synopsys、Cadence 或其他 EDA Tool。 

• 了解 PPA Optimization、Low Power Design 或 Timing Optimization。 

• 具 SoC、CPU、DSP、AI Accelerator 或相關 Digital IP 設計經驗。 

• 曾參與 IC Tape-out 或完整 ASIC Development Flow 者佳。 

Post Time｜2026/08/12